드 모르강의 법칙에 따라 P v Q = (~ (~ P ^ ~Q))와 같으므로..
와 같이 정의할 수 있다.
이때 발생하는 delay는 and-gete-delay + (3 * inverter-delay) 와 같다.

(define (or-gate a1 a2 output)
(let ((na1 (make-wire))
(na2 (make-wire))
(nand (make-wire)))
(inverter a1 na1)
(inverter a2 na2)
(and-gate na1 na2 nand)
(inverter nand output)))
와 같이 정의할 수 있다.
이때 발생하는 delay는 and-gete-delay + (3 * inverter-delay) 와 같다.

댓글 없음:
댓글 쓰기